Kim Seon Deok

2.3 Ten Advanced Optimizations of Cache Performance [cache optimization metric] hit time miss rate miss penalty cache bandwidth cache power comsumption [개선된 cache optimization 방법] Small and Simple First-Level Caches to Reduce Hit Time and Power cache hit의 critical timing path tag memory에 주소 접근 tag value와 address 비교 : address의 일부를 index로 사용하여 해당 블록의 tag와 비교 multiplexer 설정 : cache가 set associative..

2.1 introduction 대부분의 프로그램은 모든 코드나 data를 uniform하게 액세스하지 않는다. 이로 인해 locality가 필요하게 되었고, temporal한 방식과 spatial한 방식으로 나타난다. CPU의 memory hierarchy - cost per byte가 낮은 계층의 메모리만큼 저렴하고, 가장 높은 계층의 메모리만큼 빠른 memory system을 구축하는 것을 목표로 하기 때문에 여러 level로 나뉘게 되었다. 프로세서가 발전하면서 memory hierarchy의 중요성은 더욱 증가했다. -프로세서 라인에서는 초당 평균 memory request가 증가 -메모리 라인에서는 초당 DRAM access가 증가 시간이 지나면서 access time에서 프로세서와 DRAM의 ..

순차회로나 래치를 모델링할 땐 always 블록 안에서 nonblocking 할당문을 사용한다. 조합회로를 모델링 할 땐 always 블록 안에서 blocking 할당문을 사용한다. 동일한 always블록 안에서 blocking 할당문은 순서의 영향을 받기 때문에 blocking 할당문과 nonblocking 할당문을 섞어서 사용하지 않는다. 동일한 always 블록에서 순차회로와 조합회로를 구현하려면 nonblocking 할당문을 사용한다. 동일한 reg 변수에 값을 할당하게 되면 다수의 여러개의 신호원이 객체에 값을 할당해 multiple source driving 문제가 발생하기 때문에 다수의 always 블록에서 동일한 reg 변수에 값을 할당하지 않는다. 시프트 레지스터(Shift registe..

조합회로는 현재 들어오는 입력에 의해 출력이 결정된다. 순차회로는 현재의 입력과 과거의 입력, 기억된 상태값에 의해 출력이 결정된다. 과거의 입력과 현재의 상태값을 일정기간 동안 저장하는 기억소자와 조합회로로 구성된다. ex) register, shift register, counter, 직렬/병령 변환기, 유한 상태머신, 주파수 분주기. 펄스 발생기 등등 순차회로 모델링 always 블록을 이용한 behavioral modeling, gate primitive, module instance, concurrent assign문 등 다양한 베릴로그 구문을 사용한다. 할당문의 형태는 blocking, nonblocking 문에 따라 회로의 동작과 플립플롭의 개수가 달라진다. 래치와 플립플롭은 always 구..

조합회로는 현재 들어오는 입력에 의해 출력이 결정된다. 순차회로는 현재의 입력과 과거의 입력, 기억된 상태값에 의해 출력이 결정된다. 과거의 입력과 현재의 상태값을 일정기간 동안 저장하는 기억소자와 조합회로로 구성된다. ex) register, shift register, counter, 직렬/병령 변환기, 유한 상태머신, 주파수 분주기. 펄스 발생기 등등 순차회로 모델링 always 블록을 이용한 behavioral modeling, gate primitive, module instance, concurrent assign문 등 다양한 베릴로그 구문을 사용한다. 할당문의 형태는 blocking, nonblocking 문에 따라 회로의 동작과 플립플롭의 개수가 달라진다. 래치와 플립플롭은 always 구..