Kim Seon Deok

산술 연산자 기호 기능 + 더하기 - 빼기 * 곱하기 / 나누기 몫 % 나누기 나머지 ** 거듭제곱 피연산자 비트에 x나 z가 있을 경우 전체 결과값은 x이다. 나누기와 나머지 연산에서 두번째 피연산자가 0이면 결과값은 x이다. 나머지 연산자의 결과값은 첫번째 피연산자의 부호를 따른다. 관계 연산자 식 의미 a b a가 b보다 크다 a = b a가 b보다 크거나 같다 피연산자 비트에 x나 z가 있을 경우 전체 결과값은 x이다. 두 연산자의 비트 수가 다르면 비트수가 작은 피연산자의 msb쪽에 0을 채우고 판단한다. 피연산자 중 하나가 실수형이면 다른 피연산자가 실수형으로 변환된 후 비교된다 연산 결과는 1이나 0이다. 등가 연산자 식 의미 a === b a 와 b는 같다 ..

Verilog의 논리값 디지털 로직은 크게 4종류의 status를 가질 수 있다. 논리 값 의미 0 논리 0, false 상태 1 논리 1, true 상태 x 논리 unknown z high impedance 상태 논리 0은 0V나 조건의 거짓을 의미한다. 논리 1은 Vcc, 전원전압이나 조건의 참을 의미한다. 1 Vih이상 : 논리 1로 인식할 수 있는 높은 전압 unknown Vil ~ Vih사이 전압 : 논리 unknown로 인식 0 Vil 이하 : 논리 0으로 인식할 수 있는 낮은 전압 위 그림은 베릴로그의 논리값을 logic으로 표시한 것이다. 위에서부터 0, 1 , x, z이다. x는 unknown상태로 논리적 충돌이 일어나 해결될 수 없을 때 혹은 don't care를 나타내고 z는 연결이 ..

주석 (comment) HDL 소스코드를 설명하고 컴파일 과정에서는 무시됨 단일라인 주석 : // 블록 주석 : /* ~ */ 수 표현 (number representation) 정수형(integer) → 2진수, 8진수, 10진수, 16진수 [size_constant] ` [size_constant] : 비트 개수를 나타낸다. 10진수로 표현되며 생략되면 32비트를 뜻한다. : base를 지정하는 문자. 2진수는 b,B 8진수는 o,O 10진수는 d,D 16진수는 h,H. 생략되었다면 10진수 : unsigned 숫자를 사용해 값을 base에 맞추어 표현. + 나 - 부호 사용 불가 10// 32비트 10진수 10 2'b10//2비트 2진수 10 8'o5// 8비트 8진수 5 8'HAD// 8비트 16..

Verilog HDL (Hardware Description Language) 베릴로그는 단순 논리게이트, 플립플롭과 같은 기본적인 소자에서 제어회로, 마이크로 프로세서 등 디지털 시스템 설계 및 검증에 사용되도록 하는 하드웨어 기술언어이다. → 하드웨어 기능과 타이밍을 묘사 Verilog와 VHDL의 차이점 베릴로그는 c언어를 기반으로하고, VHDL은 pascal언어를 기반으로 한다. VHDL이 문법적 제약이 더 강한 편이다. 베릴로그가 신호의 종류나 문장표현이 더 간략하다. 프로그래밍 언어의 컴파일과정 source -> compile -> 실행파일 HDL의 컴파일과정 source -> compile -> simulation -> 합성 (synthesis) -> Hardware System IC 설계과..

디스크 스케쥴링 (Disk Scheduling) Transfer time = 디스크가 회전하면서 해당 내용이 읽혀짐 → 빠르다. Seek time = 디스크가 원하는 트랙을 찾아 옮김 → 오래 걸린다. Rotatinoal delay = 한 바퀴 돌고 다시 헤드 밑으로 오는 데 걸리는 시간 → 빠르다. 디스크 접근 시간 = Seek time + Rotational delay + Transfer time Seek time이 가장 크다. ready queue에서 프로세서들이 기다리다 cpu의 서비스를 받고 time expired되면 다시 돌아가기도 하지만, HDD를 사용하기 위해 기다리기도 한다. Disk queue에서는 이미 다른 프로그램에서 사용중이라 다른 프로세서들이 대기하고 있다. Disk queue에..